高振东也懂他的意思，其实4二进制位整数硬件乘法器，在CPLD/FPGA上，用VHDL一类语言最简单的实现方式就是查表法。

但是查表法想要用于通用的16位浮点数计算，那就无异于天方夜谭了。

高振东笑道：“这样吧，同志，你上来试试，你输入两个浮点数，让它算，看看时间和结果对不对。”

说一千道一万，上手就知道了。

这位同志也不含糊，来就来，这可是大事情，含糊不得。

他走了上来，输入了两个10进制4位小数，16二进制位浮点数的精度最低就是3位有效数字，足够了，然后敲下了键。

众目睽睽之下，依然是不到1秒，答案和时间就在屏幕上跳了出来。

0.

871秒！

时间数字有变化，但是跟没变化一样！

时间数字被大家扔到了一边，几乎所有的同志，都拿起纸笔，计算起这位同志输入的算式结果。

速度并不快，对于任何一个普通人来说，在纸上计算两个4位数相乘，都需要花一点时间。

终于，陆续有人算出来了。

“算错了！”

“算对了！”

“算对了！”

不过，说算对了的明显更多一些。